Mit dem „RISC-V Secure Element“ haben die Fraunhofer-Institute IIS, Aisec und EMFT einen Sicherheitschip vorgestellt. Dieser wird vollständig in Deutschland entwickelt und gefertigt. Die Lösung basiert auf der offenen Hardware-Plattform Opentitan und integriert bereits Verfahren der Post-Quanten-Kryptografie. Unternehmen können den Chip sowohl als eigenständige Sicherheitskomponente als auch als Bestandteil eines System-on-Chip einsetzen. Ziel ist es, einen vertrauenswürdigen Hardware-Vertrauensanker bereitzustellen. Damit werden Hersteller bei der Umsetzung der Anforderungen des Cyber Resilience Act (CRA) unterstützt.
Sicherheitschip setzt auf offene Hardware
Grundlage des neuen Sicherheitschips ist das Open-Source-Projekt Opentitan. Im Gegensatz zu proprietären Architekturen ermöglicht die offen dokumentierte Hardware eine hohe Transparenz über Aufbau und Funktionsweise des Chips. Gleichzeitig bleibt der langfristige Zugang zur Technologie gesichert. Auf dieser Basis entwickelten die beteiligten Fraunhofer-Institute einen Sicherheitschip, der in der 22-Nanometer-FDSOI-Technologie von Globalfoundries in Dresden gefertigt wird. Entwicklung und Produktion erfolgen damit vollständig in Deutschland. „Transparenz ist beim Thema Sicherheit besonders wichtig. Unser Ziel war es deshalb, aus öffentlich verfügbarer Hardware einen Chip zu bauen, der in Deutschland designt und gefertigt wird, um so eine durchgängige Transparenz herzustellen“, sagt Andreas Seelos-Zankl, Projektleiter am Fraunhofer Aisec.
Sicherheitschip lässt sich an unterschiedliche Anwendungen anpassen
Ein wesentlicher Vorteil des „RISC-V Secure Elements“ liegt in seiner Flexibilität. Durch die Zusammenarbeit mit Globalfoundries können auch kundenspezifische Varianten mit zusätzlichen Schnittstellen, Hardware-Beschleunigern oder erweiterten Sicherheitsfunktionen realisiert werden. Ebenso lässt sich der Sicherheitschip als Vertrauensanker in größere System-on-Chip-Architekturen integrieren. Davon profitieren insbesondere Unternehmen, die keine sehr hohen Stückzahlen benötigen. Individuelle Anpassungen bleiben dadurch auch für kleinere und mittlere Serien wirtschaftlich realisierbar. „Für große Chiphersteller ist es nicht wirtschaftlich, Chipvarianten in kleinen Stückzahlen zu fertigen. Wir können die nötigen Anpassungen machen und Unternehmen so auch kleinere Stückzahlen ermöglichen“, erklärt Andreas Seelos-Zankl.
Sicherheitschip unterstützt den Cyber Resilience Act
Neben der Hardware bildet die integrierte Post-Quanten-Kryptografie einen zentralen Bestandteil des Sicherheitskonzepts. Die Verfahren wurden so in Hardware implementiert, dass kryptografische Operationen trotz begrenzter Rechenleistung innerhalb weniger Millisekunden ausgeführt werden können. Damit adressiert der Sicherheitschip nicht nur aktuelle Cyberbedrohungen. Er berücksichtigt bereits zukünftige Anforderungen an die IT-Sicherheit sowie regulatorische Vorgaben wie den Cyber Resilience Act. „Cybersicherheit lässt sich nicht nachträglich hinzufügen. Sie muss von Anfang an im Silizium verankert sein. Mit unserem ,RISC-V Secure Element' haben wir eine offene, europäische Hardware-Root-of-Trust entwickelt, die sowohl heutigen Angriffen als auch den Anforderungen der Post-Quantum-Ära und regulatorischen Vorgaben wie dem Cyber Resilience Act gewachsen ist“, beschreibt Dr. Augusto Wankler Hoppe, technischer Projektleiter am Fraunhofer IIS.
Fraunhofer prüft die Hardware bis auf Nanometerebene
Die Sicherheit des Chips endet nicht mit seiner Entwicklung. Das Fraunhofer Aisec untersucht die physische Widerstandsfähigkeit des Sicherheitschips in seinem nach Common Criteria EAL7 zertifizierten Hardware-Sicherheitslabor. Dabei kommen unter anderem Seitenkanalanalysen, Fehlerangriffe und optische Untersuchungsverfahren zum Einsatz. Ergänzend analysiert das Fraunhofer EMFT den Chip in seinem Common Criteria EAL6 zertifizierten Sicherheitslabor. Mithilfe licht- und infrarotmikroskopischer Verfahren sowie Rasterelektronenmikroskopie lassen sich selbst kleinste Strukturen im Nanometerbereich untersuchen. Damit wird die Funktionalität detailliert überprüft.
Sicherheitschip stärkt die technologische Souveränität Europas
Mithilfe des „RISC-V Secure Elements“ wollen die beteiligten Fraunhofer-Institute einen Beitrag zur technologischen Unabhängigkeit Europas leisten. Offene Hardware, Entwicklung und Fertigung in Deutschland sowie die Möglichkeit kundenspezifischer Anpassungen schaffen eine vertrauenswürdige Plattform für zukünftige vernetzte Geräte. Gleichzeitig macht das Projekt deutlich, dass Sicherheit zunehmend direkt in der Hardware verankert werden muss. Angesichts wachsender regulatorischer Anforderungen und neuer Bedrohungen durch Quantencomputer könnten Sicherheitschips dieser Art künftig eine Schlüsselrolle bei der Entwicklung sicherer Industrie- und IoT-Anwendungen übernehmen.
